Коммутатор каналов предназначен для приёма с шины КОП байта информации по своему адресу, и выдачи его в статическом виде в параллельном двоичном коде на выходах Т0-Т7. Схема коммутатора представлена на рис.1.

Коммутатор каналов присоединяется к шине КОП по линиям D0-D7, СД, УП, ГП, ДП, ОИ. Остальные сигналы шины не используются. В схеме предусматривается возможность изменения адреса (по умолчанию адрес 1F) путём подачи управляющих уровней на входы ADR0-ADR4, или коммутацией переключателей (если в данной модели они предусмотрены).

В схеме DD14, DD9.1, DD7.4, и DD7.1 служат буферами по шине данных, а DD7.5 и DD7.6 – буферами по линиям СД и УП. Элементы DD5.2 и DD5.3 –являются выходными формирователями с открытым коллектором для выходов ДП и ГП. На элементах DD8, DD9.2 и DD10 собрана схема сравнения адреса. В DD11 запоминается событие совпадения адреса. Если DD11 в состоянии 1 (Q=1), то схема не адресована. Элемент DD11 в таком включении можно представить D-триггером с входом D по выводам J2, J3 и инвертированным К1, К2, а входы J1, K3 при этом являются логикой, разрешающей запись 0 или 1 при УП=0. После адресации разрешается параллельная загрузка регистров DD12 и DD13 по стробу, вырабатываемому элементом DD3.3 по срезу СД и линии УП в высоком состоянии. В этом случае формирование сигнала ГП идёт с дополнительной задержкой на элементах DD1.4, DD1.3, R1, С1. На элементах DD4.1, R4 и С2 формируется минимальная задержка для выдачи сигнала ДП относительно ГП после прихода СД. Снятие разрешения записи байта в регистры DD12 и DD13 производится тремя путями: по включению питания с элементов С3, R6, переключением ОИ в низкое состояние, и подачей другого адреса. В соответствии с ГОСТ 26.003-80 адрес устройства выдаётся по шине ЛД при низком уровне УП. Изготовитель оставляет за собой право вносить в схему незначительные изменения, не отражённые в схеме.

Рис. 1. Схема коммутатора каналов.