4.10. Логика за намалена консумация
Има я при всички устройства от серията 'C6000.
Повечето от консумираната мощност при
CMOS логика се отделя при превключвания
от едно логическо състояние в друго. Чрез забрана за превключване
на част или цялата логика на един чип могат да се реализират значителни
икономии на енергия. Съществуват три режима на намалена консумация
- PD1, PD2 и PD3. Режимът PD1 блокира вътрешните
тактови входове на CPU-то. Това не позволява
на голяма част от логиката на CPU-то да се
превключва. Допълнителна икономия може да се постигне
с режим на намалена консумация PD2. При него цялата структура на тактови
сигнали, включително към множество буфери, се спира на изхода на
PLL. Режимът на намалена консумация PD3 изключва всички вътрешни
тактови сигнали (както PD2) и блокира достъпа на външни
тактови сигнали (CLKIN) до PLL. Излизането от режим PD3 е по-дълго от излизането
от режим PD2, защото PLL трябва да се самонастрои, както при включване
на захранване.
Освен режимите на намалена консумация инструкцията
IDLE осигурява по-ниска консумация на CPU-то
чрез изпълнение на множество празни операции (NOP). Действието на
тази инструкция се прекратява при заявка за прекъсване.
Фиг. 4-16. Блокова схема на логика за режими с намалена консумация при DSP 'C6201/C6701
Табл. 4-10. Характеристики на режимите с намалена консумация
|
|
|
|
|
| PD1 | Запис на 001001b или 010001b в битове 15-10 на регистъра CSR | вътрешно прекъсване, външно прекъсване или reset | CPU-то се спира
(с изключение на логиката за прекъсвания). |
| PD2 | Запис на 011010b b в битове 15-10 на регистъра CSR | само чрез reset | Тактовият сигнал от PLL се спира, което води до спиране на вътрешната структура на тактови сигнали и спира работата на целия чип.Изводът PD се вдига във високо ниво.Съдържанието на всички регистри и вътрешния RAM се запазва. Всички сигнали се установяват като по време на reset. |
| PD3 | Запис на 11100b в битове 15-10 на регистъра CSR | само чрез reset | Вътрешния тактов генератор към PLL спира да генерира импулси.Изводът PD се установява във високо ниво. Съдържанието на всички регистри и вътрешния RAM се запазва.След reset PLL се нуждае от време за да започне да генерира отново, като при включване на захранването. |