1.Въведение
1.1.
Въведение към серията сигнални процесори TMS320C6000
1.2.
Особености и опции на устройствата TMS320C62x/C67x
2.
Архитектура на процесора
2.1.
Блокова схема на TMS320C62x/C67x
2.2.
Central Processing Unit (CPU) - ядро
2.3.
Модули за обработка на данни в CPU
2.3.1. Регистрови файлове с общо предназначение
- А и В
2.3.2. Функционални устройства
2.3.3. Регистри за управление на TMS320C62x/C67x
2.3.4. Разширение на регистровия файл за управление
на TMS320C67x
2.3.5. Кръстосани магистрали между регистровите
файлове А и В
2.3.6. Магистрали за четене и запис в паметта
2.3.7. Адресни магистрали
2.4.
Разпределение на инструкциите по функционални устройства
2.5.
Адресиране
2.6.
Прекъсвания
3.Памет
3.1.
Карти на паметта
3.2.
Вътрешна памет
3.2.1. TMS320C6201
3.2.2. TMS320C6201B
3.2.3. TMS320C6701
3.2.4. TMS320C6202
3.2.5. TMS320C6211
3.2.6. Достъп до паметта за данни
3.2.7. TMS320C6201, 'C6202, 'C6701
3.2.8. TMS320C6211
3.2.9. Периферна магистрала
3.2.10. Магистрала за разширение
3.3.
Интерфейс за външна памет
3.4.
Разширен преглед на паметта на TMS320C6201/C6701
3.4.1. Контролер на програмната памет
3.4.2. Вътрешна програмна памет. Режими на работа
3.4.3. Достъп на DMA контролера до програмна
памет
3.4.4. Контролер на паметта за данни
3.4.5. Двоен достъп на CPU до вътрешна памет
3.5.
Вътрешна памет на две нива
3.5.1. Преглед на L1P, L1D, L2
3.5.2. Описание на L1P
3.5.3. Описание на L1D
3.5.4. Описание на L2
3.6.
Подреждане в данните
4.Периферни
устройства
4.1.
Контролер за директен достъп до паметта (DMA)
4.2.
Подобрен директен достъп до паметта (EDMA)
4.3.
Host-port интерфейс (HPI)
4.4.
Магистрала за разширение
4.5.
Интерфейс за вънпна памет (EMIF)
4.5.1. SDRAM интерфейс
4.5.2. SBSRAM интерфейс
4.5.3. Асинхронен интерфейс
4.6.
Логика за конфигуриране при стартиране
4.6.1. RESET на устройството
4.6.2. Конфигурация при стартиране
4.7.
Многоканален буфериран сериен порт (McBSP)
4.8.
Таймери
4.9.
Селектор на прекъсвания
4.10.
Логика за намалена консумация