Характерен е за всички устройства от серията 'C6000.

            Многоканалният буфериран сериен порт McBSP се базира на стандартния сериен интерфейс на сериите TMS320C2000 и TMS320C5000. Стандартният сериен интерфейс осигурява:

• Пълен дуплекс
• Двойно-буферирани регистри за данни, което позволява непрекъснат поток от данни.
• Независимо формиране на фреймове и тактов сигнал за приемане и предаване
• Директен интерфейс към стандарти кодер/декодери, чипове за аналогов интерфейс  (AIC)  и  други АЦП и ЦАП със серийна връзка.
• Външен тактов сигнал за преместване или вътрешен тактов сигнал за преместване с програмируема честота.

• Директна връзка към:
• T1/E1 мрежови комуникации
• MVIP и ST-BUS съвместими устройства
• IOM-2 съвместими устройства
• AC97 съвместими устройства
• IIS съвместими устройства
• SPI устройства
• Многоканално (до 128 канала) приемане и предаване
• Избор на размер на елементите (с 8-, 12-, 16-, 20-, 24- или 32-битова разредност)
• Компресиране и декомпресиране по m -закон и по А-закон
• Трансфер на 8-битови данни с пръв LSB (най-малко значещ бит) или MSB (най-значещ бит)
• Програмируема полярност за синхронизацията на фреймове и тактовете за данни
• Лесно програмируем вътрешен тактов генератор и генератор за фреймове.

            Данните  се   предават   по   линията DX и се приемат по линията DR. Информацията за управление под формата   на   тактови импулси и синхронизация на фреймове се  предава и приема по линиите  CLKX,  CLKR, FSX и FSR .  McBSP  се  управлява  от  32-битови  регистри за управление, достъпни по вътрешната периферна магистрала.  CPU-то  или  DMA  контролерът  чете приетите данни от регистъра за приемане на данни  DRR   и записва  данните   за   предаване  в  регистъра  за  предаване  на  данни   DXR.  Данните,  записани   в   DXR  се подават    към  линията    DX  чрез  преместващ  регистър    за  предаване  XSR.  По  същия  начин  приетите  по линията  DR данни се подават към преместващия регистър за приемане RSR и се копират в буферен регистър за приемане   RBR. Съдържанието на   RBR се копира в DRR, който може да се прочете от CPU-то или контролера за DMA.  Това   позволява   вътрешното   движение   на   данни   и   външните   комуникации   да  се извършват едновременно. Останалите   регистри,  достъпни за CPU-то, конфигурират механизма за управление на McBSP. Тези   регистри   са   посочени   в таблица 4-7 .  Блокът   за управление се състои от вътрешен тактов генератор, генератор на   сигнали  за синхронизация  на   фреймове,  управление   на   тези   генератори   и   многоканално избиране. Този блок за управление изпраща съобщения за важни събития към   CPU и контролера за  DMA чрез четири сигнала, които са показани в таблица 4-8.
 
 

Предходна страница

Следваща страница